Guía Completa: Apilado de Capas (Stack-Up) en PCB

Índice

1. ¿Qué es el Stack-Up de una PCB?
2. Principios Fundamentales
3. Stack-Up de 4 Capas
4. Stack-Up de 6 Capas
5. Stack-Up de 8 Capas
6. Materiales: FR4 vs. Rogers
7. Control de Impedancia
8. Reglas de Diseño Críticas
9. Ejemplos Prácticos
10. Preguntas Frecuentes (FAQ)
11. Referencias

1. ¿Qué es el Stack-Up de una PCB?

El stack-up (apilado de capas) es la configuración vertical de una PCB multilayer que define el orden, el grosor y el material de cada capa de cobre y dieléctrico. Es el "plano arquitectónico" de tu tarjeta de circuito impreso.

Un buen stack-up es crucial para:

• Integridad de señal: Rutas de retorno limpias y control de impedancia.
• Integridad de potencia: Distribución estable de energía y reducción de ruido.
• Reducción de EMI (Interferencia Electromagnética): Minimizar emisiones y susceptibilidad.
• Manufacturabilidad: Evitar warping (deformación) y problemas de fabricación.

Regla de oro: Nunca dejes el stack-up al azar o a criterio del fabricante sin validarlo. Un stack-up mal diseñado puede arruinar un producto que funciona perfectamente en la protoboard.

2. Principios Fundamentales

2.1 Planos de Referencia

Cada capa de señal debe estar adyacente a un plano sólido de tierra (GND) o de potencia (PWR). Este plano actúa como:

• Ruta de retorno de baja impedancia para las corrientes de señal.
• Referencia de impedancia para mantener el control de Z0.
• Blindaje electromagnético contra crosstalk y EMI.

Pie de imagen:Plano de referencia y retorno de corriente|324

2.2 Evitar Capas de Señal Adyacentes

Nunca coloques dos capas de señal una al lado de la otra sin un plano de referencia intermedio. Esto genera acoplamiento capacitivo e inductivo (crosstalk) entre las señales, especialmente problemático en frecuencias altas.

2.3 Proximidad entre Planos de Potencia y Tierra

Los planos de potencia y tierra deben estar lo más cerca posible (idealmente ≤3 mils o ~75 µm). Esto crea capacitancia interplanar que actúa como un capacitor de desacoplamiento distribuido, ayudando a filtrar el ruido de alta frecuencia 1.

2.4 Simetría Mecánica

El stack-up debe ser simétrico respecto al eje central del espesor total de la PCB. Una distribución asimétrica de cobre genera tensiones internas desbalanceadas durante el proceso de laminación, causando warping (deformación) de la tarjeta.

Pie de imagen:Simetría en stack-up

2.5 Continuidad de los Planos de Tierra

Mantén los planos de tierra continuos y sólidos. Evita dividirlos innecesariamente, ya que esto interrumpe las rutas de retorno y crea bucles de corriente que actúan como antenas, emitiendo EMI 2.

3. Stack-Up de 4 Capas

El stack-up de 4 capas es el más común para diseños de complejidad media-baja. Ofrece un buen balance entre costo, rendimiento y facilidad de fabricación.

Configuración Estándar

┌─────────────────────────────────────┐
│  Capa 1: Señal (Top)                │ ← Señales de alta velocidad
├─────────────────────────────────────┤
│  Prepreg / Dieléctrico (~0.2 mm)    │
├─────────────────────────────────────┤
│  Capa 2: Plano de Tierra (GND)      │ ← Referencia sólida para Top
├─────────────────────────────────────┤
│  Core / Dieléctrico (~1.0 mm)       │
├─────────────────────────────────────┤
│  Capa 3: Plano de Potencia (PWR)    │ ← Referencia para Bottom
├─────────────────────────────────────┤
│  Prepreg / Dieléctrico (~0.2 mm)    │
├─────────────────────────────────────┤
│  Capa 4: Señal (Bottom)             │ ← Señales generales
└─────────────────────────────────────┘

Pie de imagen:Stack-up de 4 capas

Parámetros Típicos

¿Cuándo usarlo?

• Diseños con frecuencias de reloj < 100 MHz.
• Aplicaciones de baja complejidad: sensores, controladores simples, interfaces lentas (I2C, SPI, UART).
• Prototipos y productos de bajo costo donde no se requiere routing denso.

4. Stack-Up de 6 Capas

Un stack-up de 6 capas ofrece mucha más flexibilidad de routing y mejora significativamente la integridad de señal. Es el estándar para diseños de alta velocidad moderada.

Configuración Recomendada (Simétrica)

┌─────────────────────────────────────┐
│  Capa 1: Señal (Top)                │ ← Señales críticas, diff pairs
├─────────────────────────────────────┤
│  Prepreg (~0.1 mm)                  │
├─────────────────────────────────────┤
│  Capa 2: Plano de Tierra (GND)      │
├─────────────────────────────────────┤
│  Core (~0.25 mm)                    │
├─────────────────────────────────────┤
│  Capa 3: Señal (Int1)               │ ← Señales de velocidad media
├─────────────────────────────────────┤
│  Prepreg (~0.25 mm)                 │
├─────────────────────────────────────┤
│  Capa 4: Señal (Int2)               │ ← Señales lentas, control
├─────────────────────────────────────┤
│  Core (~0.25 mm)                    │
├─────────────────────────────────────┤
│  Capa 5: Plano de Potencia (PWR)    │
├─────────────────────────────────────┤
│  Prepreg (~0.1 mm)                  │
├─────────────────────────────────────┤
│  Capa 6: Señal (Bottom)             │ ← Señales generales
└─────────────────────────────────────┘

Configuración Alternativa (Mejor para RF/Alta Velocidad)

┌─────────────────────────────────────┐
│  Capa 1: Señal (Top)                │
├─────────────────────────────────────┤
│  Prepreg                            │
├─────────────────────────────────────┤
│  Capa 2: GND                        │
├─────────────────────────────────────┤
│  Core                               │
├─────────────────────────────────────┤
│  Capa 3: Señal                      │
├─────────────────────────────────────┤
│  Prepreg                            │
├─────────────────────────────────────┤
│  Capa 4: PWR                        │ ← Power como referencia para capa 3
├─────────────────────────────────────┤
│  Core                               │
├─────────────────────────────────────┤
│  Capa 5: GND                        │
├─────────────────────────────────────┤
│  Prepreg                            │
├─────────────────────────────────────┤
│  Capa 6: Señal (Bottom)             │
└─────────────────────────────────────┘

Parámetros Típicos

¿Cuándo usarlo?

• Interfaces de alta velocidad: USB 2.0/3.0, Ethernet 100/1000 Mbps, HDMI, PCIe Gen1/2.
• Diseños con BGA de paso fino (0.8 mm o menor) que requieren más capas de escape.
• Aplicaciones mixtas analógicas/digitales donde se necesita aislamiento.

5. Stack-Up de 8 Capas

Para diseños complejos de alta frecuencia, múltiples dominios de potencia, o routing muy denso, el stack-up de 8 capas es la solución.

Configuración Estándar para Alta Velocidad

┌─────────────────────────────────────┐
│  Capa 1: Señal (Top)                │ ← Señales críticas, RF, diffs
├─────────────────────────────────────┤
│  Prepreg (~0.1 mm)                  │
├─────────────────────────────────────┤
│  Capa 2: GND                        │ ← Referencia para Top
├─────────────────────────────────────┤
│  Core (~0.2 mm)                     │
├─────────────────────────────────────┤
│  Capa 3: Señal (Int1)               │ ← Señales de alta velocidad
├─────────────────────────────────────┤
│  Prepreg (~0.15 mm)                 │
├─────────────────────────────────────┤
│  Capa 4: GND                        │ ← Referencia para Int1 y PWR
├─────────────────────────────────────┤
│  Core (~0.15 mm)                    │
├─────────────────────────────────────┤
│  Capa 5: PWR                        │ ← Distribución de potencia
├─────────────────────────────────────┤
│  Prepreg (~0.15 mm)                 │
├─────────────────────────────────────┤
│  Capa 6: Señal (Int2)               │ ← Señales de media velocidad
├─────────────────────────────────────┤
│  Core (~0.2 mm)                     │
├─────────────────────────────────────┤
│  Capa 7: GND                        │ ← Referencia para Int2 y Bottom
├─────────────────────────────────────┤
│  Prepreg (~0.1 mm)                  │
├─────────────────────────────────────┤
│  Capa 8: Señal (Bottom)             │ ← Señales generales, baja velocidad
└─────────────────────────────────────┘

Ventajas de esta Configuración

1. Tres planos de tierra (capas 2, 4, 7) proporcionan excelente aislamiento entre capas de señal.
2. Capa de potencia central (capa 5) permite múltiples dominios de voltaje con splits controlados.
3. Stripline para señales críticas: Las capas 3 y 6 están rodeadas por planos, ofreciendo máxima protección EMI.

Parámetros Típicos

¿Cuándo usarlo?

• Interfaces de muy alta velocidad: PCIe Gen3/4/5, USB 3.2, 10G Ethernet, DDR3/4.
• Procesadores de alta densidad con múltiples dominios de potencia.
• Diseños RF/microwave > 1 GHz.
• Sistemas con requisitos estrictos de EMI (automotriz, aeroespacial, médico).

6. Materiales: FR4 vs. Rogers

La elección del material dieléctrico impacta directamente en el rendimiento de alta frecuencia y el control de impedancia.

FR4 (Flame Retardant 4)

Es el material estándar más utilizado. Es económico y funciona bien para la mayoría de aplicaciones.

Ventajas:

• Bajo costo (ideal para producción en masa).
• Buena resistencia mecánica y térmica.
• Fácil de mecanizar y fabricar.

Desventajas:

• El Dk varía con la temperatura y frecuencia, afectando la impedancia.
• Pérdidas dieléctricas altas en frecuencias > 1 GHz.
• Conductividad térmica baja (requiere vías térmicas para disipación).

Rogers (Materiales de Alta Frecuencia)

Materiales especializados para RF, microondas y alta velocidad.

Ventajas:

• Dk estable en amplio rango de frecuencias y temperaturas.
• Factor de pérdida (Df) muy bajo → menos atenuación de señal.
• Mejor conductividad térmica (0.5 - 0.95 W/mK).
• Absorción de humedad baja.

Desventajas:

• Costo 2x - 5x superior al FR4.
• Algunos materiales son más difíciles de mecanizar.

¿Cuál elegir?

7. Control de Impedancia

El control de impedancia es uno de los objetivos principales al definir un stack-up. La impedancia característica (Z0) depende de:

• Ancho de la traza (W)
• Espesor del dieléctrico (H)
• Constante dieléctrica (Dk)
• Espesor del cobre (T)

Microstrip (señal en capa externa)

        ┌───────────────┐  ← Traza de cobre (W, T)
        │               │
        └───────────────┘
        ═════════════════  ← Dieléctrico (H, Dk)
        ▓▓▓▓▓▓▓▓▓▓▓▓▓▓▓  ← Plano de referencia (GND/PWR)

Fórmula aproximada (para cálculos rápidos):

Stripline (señal en capa interna, entre dos planos)

        ▓▓▓▓▓▓▓▓▓▓▓▓▓▓▓  ← Plano superior (GND/PWR)
        ═════════════════  ← Dieléctrico (H1, Dk)
        ┌───────────────┐  ← Traza de cobre (W, T)
        │               │
        └───────────────┘
        ═════════════════  ← Dieléctrico (H2, Dk)
        ▓▓▓▓▓▓▓▓▓▓▓▓▓▓▓  ← Plano inferior (GND/PWR)

Fórmula aproximada:

Nota práctica: Estas fórmulas son aproximadas. Para diseños críticos, usa un field solver integrado en tu herramienta de diseño (Altium, KiCad, Allegro) o consulta con tu fabricante de PCBs, quien puede ajustar los parámetros del stack-up para cumplir con tus requerimientos de impedancia 3.

Tabla de Referencia Rápida

8. Reglas de Diseño Críticas

Regla #1: Siempre una referencia adyacente

✅ Bien:        ❌ Mal:
SIG            SIG
---            ---
GND            SIG  ← ¡Dos señales juntas = crosstalk!

Regla #2: No rutar señales de alta velocidad sobre splits de plano

Cuando una señal cruza una región donde el plano de referencia tiene un corte o split, la corriente de retorno debe rodear el obstáculo, creando un bucle grande que emite EMI y genera ruido.

Plano de GND con split:
▓▓▓▓▓▓▓▓▓▓    ▓▓▓▓▓▓▓▓▓▓
▓▓▓▓▓▓▓▓▓▓    ▓▓▓▓▓▓▓▓▓▓
▓▓▓▓▓▓▓▓▓▓    ▓▓▓▓▓▓▓▓▓▓
     ↑
   ¡NO rutar aquí!

Regla #3: Mantener simetría mecánica

✅ Simétrico (1.6 mm total):    ❌ Asimétrico (1.6 mm total):
SIG (18 µm)                    SIG (35 µm)
PP (100 µm)                    PP (200 µm)
GND (35 µm)                    GND (18 µm)
CORE (800 µm)                  CORE (400 µm)
PWR (35 µm)                    PWR (35 µm)
PP (100 µm)                    PP (100 µm)
SIG (18 µm)                    SIG (18 µm)

Regla #4: Separar dominios de potencia en planos

Cuando tienes múltiples voltajes (3.3V, 1.8V, 1.0V), puedes dividir el plano de potencia, pero nunca dividas el plano de tierra. Si es necesario tener tierras separadas (analógica/digital), únelas en un único punto cerca de la fuente de alimentación.

Regla #5: Capacitancia interplanar

Coloca los planos PWR y GND adyacentes con dieléctrico fino (~3 mil) para crear capacitancia distribuida:

C = ε0 × εr × A / d

Donde:
- ε0 = 8.854 × 10⁻¹² F/m
- εr = Dk del material
- A = área superpuesta de los planos
- d = separación entre planos

Con A = 10 cm × 10 cm, Dk = 4.5, d = 3 mil (76 µm): C ≈ 0.5 nF

No sustituye los capacitores de desacoplamiento, pero ayuda en frecuencias muy altas.

9. Ejemplos Prácticos

Ejemplo 1: Tarjeta de Sensor IoT (4 Capas)

Requerimientos:

• Microcontrolador ARM Cortex-M4 a 80 MHz.
• Sensor I2C, conectividad WiFi (2.4 GHz).
• Alimentación 3.3V (regulador LDO).
• Bajo costo, producción en volumen.

Stack-Up Recomendado:

Justificación:

• El WiFi a 2.4 GHz se mantiene en la capa Top con plano de GND adyacente, minimizando pérdidas.
• No se requieren señales diferenciales de alta velocidad, por lo que 4 capas son suficientes.
• El plano de 3.3V actúa como referencia para las señales de Bottom.

Ejemplo 2: Tarjeta de Interfaz USB 3.0 + HDMI (6 Capas)

Requerimientos:

• USB 3.0 (5 Gbps) con pares diferenciales de 90Ω.
• HDMI 1.4 (3.4 Gbps) con pares de 100Ω.
• Ethernet 1000BASE-T.
• FPGA Xilinx Artix-7.

Stack-Up Recomendado:

Consideraciones:

• Las señales USB 3.0 y HDMI se rutean en Top como microstrip, con ancho calculado para 90Ω/100Ω.
• El plano GND en Int1 proporciona referencia inmediata para Top.
• Int2 e Int3 están separadas por dieléctrico, pero ambas tienen planos de referencia arriba y abajo (GND en Int1, PWR en Int4).

Ejemplo 3: Sistema con DDR4 y PCIe Gen3 (8 Capas)

Requerimientos:

• Procesador i.MX8 con DDR4-3200 (1600 MHz reloj).
• PCIe Gen3 (8 Gbps) x4 lanes.
• Gigabit Ethernet, USB 3.1.
• Múltiples dominios de potencia: 5V, 3.3V, 1.8V, 1.2V, 0.85V.

Stack-Up Recomendado:

Consideraciones:

• DDR4 requiere control de impedancia estricto (40Ω single-ended, 80Ω differential) y longitudes de traza emparejadas dentro de ±10 mil.
• Las señales DDR4 en Top e Int1 son stripline, protegidas por tres planos de tierra.
• Los splits en PWR están rodeados por "moats" (zanjas) de GND para evitar acoplamiento de ruido entre dominios.

10. Preguntas Frecuentes (FAQ)

¿Puedo usar un stack-up asimétrico si mi PCB es pequeña?

No recomendable. Incluso en PCBs pequeñas (50 mm × 50 mm), el warping puede causar problemas durante el ensamblaje SMT, especialmente con componentes BGA. Si el costo de simetría es un par de capas extra, vale la pena. Si no hay alternativa, consulta con tu fabricante sobre tolerancias de warping aceptables 4.

¿Cuál es el espesor mínimo de dieléctrico que puedo usar?

La mayoría de fabricantes pueden manejar prepregs de 2 mil (50 µm) para producción estándar, y hasta 1 mil (25 µm) para producción avanzada. Sin embargo, prepregs muy finos son más difíciles de manejar y aumentan el riesgo de defectos. Un rango seguro es 3-4 mil (75-100 µm) 5.

¿Puedo tener más de un plano de potencia en la misma capa?

Sí, es común dividir un plano de potencia para múltiples voltajes. Sin embargo:

• Mantén los splits lejos de señales de alta velocidad.
• Rodea cada región de voltaje con una "zanja" (moat) de tierra.
• Coloca capacitores de desacoplamiento en la frontera entre regiones.

Nunca dividas un plano de tierra de la misma manera.

¿Cómo elijo entre microstrip y stripline para mis señales?

Regla general:

• Señales críticas de alta velocidad → Stripline si es posible.
• Señales de RF/microondas → Microstrip (mejor control, menor pérdida).
• Señales generales → Donde haya espacio.

¿Qué pasa si no tengo un plano de referencia adyacente a mi señal?

La corriente de retorno no tiene un camino de baja impedancia y debe buscar rutas alternativas, creando:

1. Bucles de corriente grandes → Emisión de EMI.
2. Impedancia descontrolada → Reflexiones, ringing.
3. Crosstalk aumentado → Acoplamiento con señales vecinas.

Si absolutamente no puedes evitarlo (por ejemplo, en una transición de capa), coloca una vía de retorno (stitching via) cerca de la señal para conectar los planos de referencia.

¿Debo preocuparme por el stack-up en una PCB de 2 capas?

En una PCB de 2 capas no hay "stack-up" en el sentido multilayer, pero sí debes pensar en la distribución de capas:

• Opción 1: Top = señal + polygons de GND, Bottom = señal + polygons de GND. Funciona para diseños simples pero el GND no es continuo.
• Opción 2: Top = señal, Bottom = GND sólido. Mejor para integridad de señal, pero requiere más vías.

Para frecuencias > 50 MHz, considera migrar a 4 capas.

¿Cómo afecta la rugosidad del cobre a la impedancia?

La rugosidad del cobre (medida en Rz o Rq) aumenta efectivamente la longitud del camino de la corriente, lo que incrementa ligeramente la impedancia y las pérdidas. En frecuencias > 1 GHz, el efecto skin depth hace que la corriente fluya principalmente por la superficie, amplificando el impacto de la rugosidad.

Para diseños de alta frecuencia, solicita cobre con baja rugosidad (VLP: Very Low Profile, o HVLP: Hyper Very Low Profile).

¿Cuánto cuesta agregar 2 capas adicionales?

El costo depende del volumen y del fabricante, pero como regla general:

• De 2 a 4 capas: +30-50% en prototipos.
• De 4 a 6 capas: +40-60%.
• De 6 a 8 capas: +50-80%.

En producción en volumen (1000+ unidades), la diferencia porcentual disminuye significativamente. El costo extra se compensa con menor tiempo de diseño y mejor rendimiento.

¿Qué es el "core" y el "prepreg"?

• Core: Lámina de fibra de vidrio preimpregnada con resina epóxi, curada y con cobre en ambas caras. Es el núcleo rígido del stack-up.
• Prepreg (Pre-impregnated): Lámina de fibra de vidrio con resina epóxi parcialmente curada. Se coloca entre capas y se cura completamente durante el proceso de prensado (lamination), actuando como adhesivo y dieléctrico.

El fabricante elige la combinación de cores y prepregs para alcanzar el espesor total deseado.

11. Referencias

1 EMA Design Automation. "PCB Stackup Design Guidelines." https://www.ema-eda.com/ema-resources/blog/pcb-stackup-design-guidelines-emd

2 Altium Resources. "PCB Ground Plane Best Practices for Your Multilayer Stackup." https://resources.altium.com/p/pcb-ground-plane-best-practices-your-multilayer-stackup

3 NextPCB. "4-Layer PCB Stackup and Impedance Control." https://www.nextpcb.com/blog/4-layer-pcb-stackup-and-impedance-control

4 PCB Sync. "PCB Layer Stack-Up." https://pcbsync.com/pcb-layer-stack-up/

5 Venture Manufacturing. "PCB Layer Stack-Up Guidelines." https://www.venture-mfg.com/pcb-layer-stack-up-guidelines/

6 AllPCB. "The Ultimate Guide to Multi-Layer PCB Stack-Up Design." https://www.allpcb.com/blog/pcb-knowledge/the-ultimate-guide-to-multi-layer-pcb-stack-up-design-for-optimal-performance.html

7 Ultra Librarian. "PCB Impedance Control: The Key to Reliable High-Speed Circuit Design." https://www.ultralibrarian.com/2026/04/16/pcb-impedance-control-the-key-to-reliable-high-speed-circuit-design-ulc

8 PCB Power. "Rogers PCB and FR4 PCB: What is the Difference?" https://www.pcbpower.com/blog-detail/rogers-pcb-and-fr4-pcb-what-is-the-difference

9 Cadence Resources. "2023 PCB Stackup Design Considerations." https://resources.pcb.cadence.com/blog/2023-pcb-stackup-design-considerations

10 Rush PCB. "Stack-Up Design: The Hidden Key to Reliable PCBs." https://rushpcb.com/stack-up-design-the-hidden-key-to-reliable-pcbs/